

Conversor CC-CC Não Isolado SEPIC-Zeta

Klaus Malone Martins Damasceno*, Matheus Mulherchen Golz Costa*,
Caio Meira do Amaral**, Enio Roberto Ribeiro**, Fernando Lessa Tofoli*

*Universidade Federal de São João del-Rei
Praça Frei Orlando, 170 - B. Centro 36307-352 São João del-Rei-MG, Brasil
(e-mail: klausmmartins@gmail.com, mmullergolz@gmail.com, fernandolessa@ufsj.edu.br)

**Universidade Federal de Itajubá,
Av. BPS, 1303 - B. Pinheirinho 37500-903 Itajubá-MG, Brasil
(e-mail: caioameiramaral@hotmail.com, enio.k@unifei.edu.br)

Abstract: This work proposes a non-isolated single-switch DC-DC converter based on the integration of the classical single-ended inductance converter (SEPIC) and Zeta topologies using the graft technique. The resulting topology can provide high step-down or high step-up depending on the rated duty cycle. It also shows some interesting advantages, that is, both the input and output stage currents are non-pulsating with low ripple, resulting in low electromagnetic interference (EMI) levels. A thorough mathematical analysis is derived, from which it is possible to obtain simulation results aiming at validating the theoretical assumptions.

Resumo: Este trabalho propõe um conversor CC-CC não isolado baseado na combinação das topologias SEPIC (*single-ended primary inductance converter* – conversor com uma única indutância no lado primário) e Zeta clássicas utilizando a técnica de enxerto. A topologia resultante é capaz de fornecer ganhos bastante reduzidos ou elevados dependendo do valor da razão cíclica nominal. A estrutura também apresenta algumas vantagens interessantes, como o fato de ambas as correntes de entrada e do estágio de saída serem não pulsantes com baixa ondulação, resultando em níveis reduzidos de interferência eletromagnética. Apresenta-se uma ampla análise matemática, a partir da qual é possível obter resultados de simulação visando à validação das considerações teóricas.

Keywords: graft technique; integrated converters; non-isolated DC-DC converters.

Palavras-chaves: técnica de enxerto, conversores integrados, conversores CC-CC não isolados.

1. INTRODUÇÃO

Conversores CC-CC não-isolados com ampla taxa de conversão têm sido alvo de diversos trabalhos na literatura recente de eletrônica de potência, dada a possibilidade de substituição de transformadores em aplicações nas quais a isolamento galvânica não é obrigatória, como em sistemas de energias renováveis (Li et al, 2009), acionamento de motores (Kumar et al, 2016) e carregamento de baterias (Du et al, 2010).

Uma técnica simples que permite estender o ganho estático de conversores estáticos é a conexão em cascata de duas ou mais estruturas básicas de conversores (Zhang et al, 2004). Assim, é possível obter estruturas modulares, mas que infelizmente possuem diversos interruptores ativos que devem ser ligados simultaneamente, aumentando a complexidade do sistema. De acordo com (Wu & Chen, 2020), é possível reduzir o número de interruptores controlados em um conversor, substituindo-os por interruptores não controlados (diodos), desde que haja um nó de conexão comum entre esses elementos. A técnica de enxerto (*graft scheme*) permite substituir dois interruptores por um único elemento ativo associado a um par de diodos,

reduzindo a complexidade do circuito de acionamento e, conseqüentemente, as perdas por comutação.

A literatura apresenta alguns exemplos de conversores integrados. O primeiro trabalho a tratar do assunto possivelmente é (Maksimovic & Cuk, 1991), que introduziu o conceito de conversores quadráticos. Em (Almeida et al, 2012), apresenta-se um conversor SEPIC/*buck-boost* para acionamento de LEDs (*light-emitting diodes* – diodos emissores de luz). O primeiro e o segundo estágios operam em modo de condução contínua (MCC) e modo de condução descontínua (MCD), respectivamente. Em (Cosetin et al, 2014), associa-se o conversor SEPIC (*single-ended primary inductance converter* – conversor com uma única indutância no lado primário) com as topologias *buck* e *Ćuk* aplicadas a sistemas de iluminação a LEDs, estabelecendo-se uma ampla análise comparativa entre as mesmas.

Nesse contexto, este trabalho apresenta um conversor CC-CC com um único interruptor do tipo SEPIC-Zeta para aplicações com amplas taxas de conversão. Ambas as correntes de entrada e do estágio de saída são não pulsantes em MCC, resultando em baixos níveis de interferência eletromagnética e diminuindo a necessidade de filtro. A concepção do conversor é explicada detalhadamente, bem como é realizada

uma análise teórica compreensiva visando obter um procedimento de projeto envolvendo todos os elementos do estágio de potência. Resultados de simulações são apresentados e discutidos para validar os cálculos apresentados.

2. CONVERSOR PROPOSTO

2.1 Concepção da Topologia

De acordo com (Wu & Chen, 2020), é possível obter um conversor com um único interruptor para qualquer tipo de configuração em cascata, desde que os interruptores ativos operem com pulsos sincronizados e possuam um nó em comum. A Fig. 1 (a) mostra um conversor SEPIC seguido de um conversor Zeta. Rearranjando a posição dos elementos do circuito, chega-se à configuração da Fig. 1 (b), que preserve o mesmo princípio de funcionamento da estrutura original. Assim, a técnica de enxerto permite substituir os dois interruptores ativos S_1 e S_2 por um único interruptor ativo S associado a dois diodos D_1 e D_4 , como mostra a Fig. 1 (c).




Fig. 1 Concepção do conversor SEPIC-Zeta: (a) configuração com dois interruptores, (b) reposicionamento dos interruptores e (c) obtenção da estrutura com um único interruptor.

2.2 Análise Qualitativa

Na seguinte análise, considera-se que a topologia representada na Fig. 1 (c) opera em regime permanente e que as correntes nos indutores não se anulam ao longo do período de comutação, caracterizando assim a operação em MCC. Adicionalmente, todos os elementos são ideais e o interruptor é acionado com frequência constante. A Fig. 2 e a Fig. 3 mostram os estágios de operação e as principais formas de onda teóricas do conversor SEPIC-Zeta proposto. Neste trabalho, o conversor será analisado apenas em modo elevador.

- 1ª etapa $[t_0, t_1]$ (Fig. 2 (a)): O interruptor S é comandado a conduzir, enquanto a corrente de entrada flui através de L_1 e cresce linearmente, carregando-o. O capacitor C_1 é descarregado, fornecendo sua energia ao indutor L_2 . Os

diodos D_1 e D_4 conduzem, permitindo que C_2 se descarregue e forneça energia ao segundo estágio. O indutor L_3 é carregado e o capacitor C_3 é descarregado, de modo que a corrente em L_4 também cresce linearmente. O capacitor C_4 é descarregado, alimentando a carga.

- 2ª etapa $[t_1, t_2]$ (Fig. 2 (b)): Com o bloqueio do interruptor, a polaridade da tensão nos indutores L_1 e L_2 é invertida. Isso causa o descarregamento de L_1 através de D_1 , carregando C_1 . A corrente em L_2 decresce e circula através de D_2 , carregando C_2 . Os indutores L_3 e L_4 se descarregam através de D_3 , e carregando C_3 e C_4 , respectivamente.




Fig. 2 Conversor SEPIC-Zeta em MCC: (a) primeiro estágio e (b) segundo estágio.

2.3 Análise Quantitativa

O ganho estático do conversor pode ser determinado utilizando a técnica do balanço volt-segundo aos indutores, considerando que a tensão média é nula ao longo de um período de comutação. Logo, obtêm-se (1) a (4).

$$\frac{1}{T_s} \left[\int_0^{DT_s} (V_i) dt + \int_{DT_s}^{T_s} -(V_{C1} + V_{C2} - V_i) dt \right] = 0, \quad (1)$$

$$\frac{1}{T_s} \left[\int_0^{DT_s} (V_{C1}) dt + \int_{DT_s}^{T_s} -(V_{C2}) dt \right] = 0, \quad (2)$$

$$\frac{1}{T_s} \left[\int_0^{DT_s} (V_{C2}) dt + \int_{DT_s}^{T_s} -(V_{C3}) dt \right] = 0, \quad (3)$$

$$\frac{1}{T_s} \left[\int_0^{DT_s} (V_{C2} - V_{C3} + V_{C4}) dt + \int_{DT_s}^{T_s} -(V_{C4}) dt \right] = 0, \quad (4)$$

em que D é a razão cíclica; T_s é o período de comutação; V_i e V_o são os valores médios da tensão de entrada e da tensão de saída, respectivamente; V_{C1} , V_{C2} , V_{C3} e V_{C4} são as tensões médias nos capacitores C_1 , C_2 , C_3 e C_4 , respectivamente.

Resolvendo (1) a (4) e realizando algumas manipulações matemáticas, obtêm-se (5) a (9), sendo que essa última equação corresponde ao ganho estático do conversor.

$$V_{C1} = V_i, \quad (5)$$




Fig. 3 Formas de onda teóricas do conversor SEPIC-Zeta em MCC.

$$V_{C2} = \frac{DV_i}{1-D}, \quad (6)$$

$$V_{C3} = \frac{DV_i}{(1-D)^2}, \quad (7)$$

$$V_{C4} = \frac{D^2V_i}{(1-D)^2}, \quad (8)$$

$$\frac{V_o}{V_i} = \frac{I_i}{I_o} = \frac{D^2}{(1-D)^2}, \quad (9)$$

em que I_i e I_o são os valores médios da corrente de entrada e da corrente de saída, respectivamente.

Uma análise detalhada de (9) revela que a topologia proposta possui característica quadrática e, assim como um conversor *buck-boost*, opera nos modos abaixador e elevador para $D < 0,5$ e $D > 0,5$, respectivamente. Ressalta-se ainda que $V_i = V_o$ para $D = 0,5$. Dessa forma, o conversor é capaz de obter maiores taxas de conversão que os conversores *buck* e *boost* convencionais em aplicações abaixadoras e elevadoras, respectivamente.

Considerando que a corrente no indutor L_1 varia segundo uma taxa constante correspondente à ondulação de pico a pico ΔI_{L1} na primeira e na segunda etapas mostradas na Fig. 2 (a) e Fig. 2 (b), respectivamente, bem como a tensão aplicada a L_1 durante $[t_0, t_1]$ é igual a V_i , pode-se adotar a expressão que tipicamente define o comportamento da tensão em um indutor, resultando em (10). Repete-se o mesmo procedimento para os indutores L_2 a L_4 e, após algumas manipulações matemáticas, obtêm-se (11) a (13).

$$L_1 = \frac{DV_i}{f_s \Delta I_{L1}}, \quad (10)$$

$$L_2 = \frac{DV_i}{f_s \Delta I_{L2}}, \quad (11)$$

$$L_3 = \frac{D^2V_i}{(1-D)f_s \Delta I_{L3}}, \quad (12)$$

$$L_4 = \frac{D^2V_i}{(1-D)f_s \Delta I_{L4}}, \quad (13)$$

em que ΔI_{L1} , ΔI_{L2} , ΔI_{L3} e ΔI_{L4} são as ondulações de corrente de pico a pico nos indutores L_1 , L_2 , L_3 e L_4 , respectivamente; e f_s é a frequência de comutação.

Segundo o balanço de potência no conversor ideal e, de forma semelhante a (9), pode-se obter (14) para o primeiro estágio do conversor.

$$\frac{V_{C2}}{V_i} = \frac{I_i}{I_i} = \frac{D}{1-D}, \quad (14)$$

em que I_i' é a corrente média de entrada do segundo estágio do conversor CC-CC.

Substituindo em I_i a partir de (9) em (14), obtêm-se (15)

$$I_i = \frac{D}{1-D} I_o, \quad (15)$$

Por meio da análise das etapas de funcionamento apresentadas na Fig. 3.2, pode-se chegar às equações (16) a (18).

$$I_{L1(\text{méd.})} = I_i, \quad (16)$$

$$I_{L2(\text{méd.})} = I_{L3(\text{méd.})} = I_i', \quad (17)$$

$$I_{L4(\text{méd.})} = I_o, \quad (18)$$

em que $I_{L1(\text{méd.})}$, $I_{L2(\text{méd.})}$, $I_{L3(\text{méd.})}$ e $I_{L4(\text{méd.})}$ são as correntes médias nos indutores L_1 , L_2 , L_3 e L_4 respectivamente.

Verifica-se que o capacitor C_1 descarrega-se segundo a corrente I_i' na primeira etapa. Logo, considerando a expressão genérica que define o comportamento genérico da corrente em um capacitor, pode-se escrever (19).

$$C_1 = \frac{D^2 I_o}{(1-D) f_s \Delta V_{C1}}, \quad (19)$$

sendo ΔV_{C1} a ondulação de pico a pico da tensão no capacitor C_1 .

Repetindo o mesmo procedimento para C_2 e C_3 , após algumas manipulações matemáticas, obtêm-se (20) e (21), respectivamente.

$$C_2 = \frac{D^2 I_o}{(1-D) f_s \Delta V_{C2}}, \quad (20)$$

$$C_3 = \frac{(1-D) I_o}{f_s \Delta V_{C3}}, \quad (21)$$

em que ΔV_{C2} e ΔV_{C3} são as ondulações de pico a pico das tensões nos capacitores C_2 e C_3 , respectivamente.

No caso do capacitor C_4 , deve-se analisar a forma de onda da corrente instantânea em I_{L4} , representada por $I_{L4(t)}$ na Fig. 3. A priori, desconsidera-se a ondulação da corrente na carga I_o . Enquanto a corrente no indutor for maior que a corrente na carga, o capacitor de carrega. Caso contrário, o capacitor se descarrega. Para determinar a expressão que permite o cálculo do capacitor, deve-se considerar a quantidade de carga armazenada nesse elemento, durante todo o período de comutação segundo (22).

$$\Delta Q_4 = \frac{1}{2} \left(\frac{t_{on}}{2} + \frac{t_{off}}{2} \right) \frac{\Delta I_{L4}}{2} = \frac{T_s \Delta I_{L4}}{8}, \quad (22)$$

em que ΔQ_4 é a quantidade de carga armazenada no capacitor C_4 ; t_{on} e t_{off} são os tempos de condução e bloqueio do interruptor, respectivamente.

Isolando ΔI_{L4} em (13) e substituindo esse parâmetro em (25), tem-se (23).

$$\Delta Q_4 = \frac{D^2 V_i}{8 f_s^2 L_4}, \quad (23)$$

De forma genérica, a capacitância pode ser determinada conforme (24).

$$C = \frac{\Delta Q}{\Delta V}, \quad (24)$$

sendo ΔQ a quantidade de carga armazenada e ΔV a variação da tensão no capacitor C . Considerando que a ondulação de

pico a pico da tensão no capacitor C_4 é ΔV_{C4} e substituindo (23) em (24), tem-se (25).

$$C_4 = \frac{D^2 V_i}{8 f_s^2 L_4 \Delta V_{C4}}. \quad (25)$$

Os esforços de corrente e tensão em todos os semicondutores podem ser obtidos pela análise da Fig. 2 e da Fig. 3. A corrente média, a corrente eficaz e a máxima tensão no interruptor S podem ser calculadas por (26), (27) e (28), respectivamente.

$$I_{S(\text{méd.})} = \frac{D^2 I_o}{(1-D)^2}, \quad (26)$$

$$I_{S(\text{ef.})} = \frac{D \sqrt{D} I_o}{(1-D)^2}, \quad (27)$$

$$V_{S(\text{máx.})} = \frac{D V_i}{(1-D)^2}. \quad (28)$$

A corrente média, a corrente eficaz e a máxima tensão no diodo D_1 podem ser calculadas por (29), (30) e (31), respectivamente.

$$I_{D1(\text{méd.})} = \frac{D^2 I_o}{(1-D)^2}, \quad (29)$$

$$I_{D1(\text{ef.})} = \frac{D \sqrt{D} I_o}{(1-D)^2}, \quad (30)$$

$$V_{D1(\text{máx.})} = -\frac{V_i (1-2D)}{(1-D)^2}. \quad (31)$$

A corrente média, a corrente eficaz e a máxima tensão através do diodo D_2 podem ser calculadas por (32), (33) e (34), respectivamente.

$$I_{D2(\text{méd.})} = \frac{D I_o}{1-D}, \quad (32)$$

$$I_{D2(\text{ef.})} = I_o \sqrt{\frac{D^2}{(1-D)^3}}, \quad (33)$$

$$V_{D2(\text{máx.})} = -\frac{V_i}{1-D}. \quad (34)$$

A corrente média, a corrente eficaz e a máxima tensão no diodo D_3 podem ser calculadas por (35), (36) e (37), respectivamente.

$$I_{D3(\text{avg.})} = I_o, \quad (35)$$

$$I_{D3(\text{ef.})} = I_o \sqrt{\frac{1}{1-D}}, \quad (36)$$

$$V_{D3(\text{máx.})} = -\frac{D V_i}{(1-D)^2}. \quad (37)$$

A corrente média e a corrente eficaz no diodo D_4 podem ser calculadas por (38) e (39), respectivamente. Deve-se ressaltar que esse elemento fica diretamente polarizado nas duas

etapas de operação da operação em modo elevador mostradas na Fig. 2. Portanto, a tensão de bloqueio será sempre nula considerando um elemento semiconductor ideal.

$$I_{D4(\text{méd.})} = \frac{DI_o}{1-D}, \quad (38)$$

$$I_{D4(\text{ef.})} = I_o \sqrt{\frac{D}{(1-D)^2}}. \quad (39)$$

3. COMPARAÇÃO ENTRE A TOPOLOGIA PROPOSTA E OUTROS CONVERSORES INTEGRADOS COM UM ÚNICO INTERRUPTOR

O conversor *buck-boost* quadrático foi primeiramente apresentado em (Maksimovic & Cuk, 1991), mas essa topologia só é capaz de operar com $D > 0,5$ no modo elevador de tensão. Ambas as correntes drenadas pela fonte e entregues ao estágio de saída são pulsadas e filtros passa-baixa podem ser necessários. O conversor SEPIC/*buck-boost* empregado no acionamento de LEDs e apresentado em (Almeida et al, 2012) possui corrente contínua em MCC, mas a corrente no estágio de saída é pulsante. Já a topologia *Ćuk-buck* descrita em (de Andrade Tavares et al, 2021) não possui esse inconveniente, mas a estrutura é mais adequada para aplicações abaixadoras. É possível constatar que a maior vantagem do conversor proposto é a capacidade de obter níveis reduzidos de interferência eletromagnética nos estágios de entrada e saída sem a necessidade de filtros adicionais, justificando a utilização de um maior número de indutores e capacitores, como mostra a

Tabela 1.

4. RESULTADOS DE SIMULAÇÃO

A partir das expressões deduzidas anteriormente, o conversor SEPIC-Zeta foi projetado baseado nas especificações dadas

na Tabela 2. Testes de simulação foram realizados no *software* PSIM® para validar a análise teórica e os resultados são discutidos na sequência.

O sinal de comando do interruptor ativo e as correntes nos indutores são representados na Fig. 4. Observa-se que o conversor opera em MCC e as ondulações de corrente nos indutores encontram-se de acordo com as especificações de projeto. Ademais, as correntes nos indutores de L_1 e L_4 correspondem às correntes drenadas pela fonte e entregue ao estágio final, respectivamente, sendo estas não pulsantes, o que resulta em baixos níveis de interferência eletromagnética. A Fig. 5 mostra as tensões nos capacitores de filtro, cujas ondulações de alta frequência são reduzidas conforme as premissas de projeto.

A Fig. 6 corresponde à corrente do dreno e a tensão entre os terminais fonte e dreno no interruptor controlado. Constata-se que a tensão de bloqueio é maior que a tensão de saída, de sendo que assim a topologia é recomendada para aplicações que envolvam baixas tensões e baixas potências para evitar o uso de interruptores de custo e resistência de condução elevados.

De forma semelhante, têm-se na Fig. 7 as formas de onda das tensões e correntes nos diodos D_1 , D_2 , D_3 e D_4 , as quais estão em conformidade com a análise teórica. Novamente, ressalta-se que o diodo D_4 está sempre em condução e, dessa forma, pode ser prontamente substituído por um curto-circuito visando simplificar o circuito.

A Tabela 3 compara os valores calculados por meio das expressões deduzidas na seção 2 e os resultados obtidos por simulação. Deve-se ressaltar que a diferença que existe nos resultados referentes às tensões de bloqueio nos semicondutores deve-se ao fato de não serem consideradas as ondulações de alta frequência na obtenção das equações associadas ao roteiro de projeto do conversor.

Tabela 1. Comparação entre a topologia proposta e outros conversores integrados com um único interruptor

Parâmetros	Conversor <i>Buck-Boost</i> Quadrático (Maksimovic & Cuk, 1991)	Conversor SEPIC/ <i>Buck-Boost</i> (Almeida et al, 2012)	Conversor <i>Ćuk-Buck</i> (de Andrade Tavares et al, 2021)	Conversor SEPIC-Zeta Proposto
Ganho estático (V_o/V_i)	$\left(\frac{D}{1-D}\right)^2, 0 \leq D < 1$	$\left(\frac{D}{1-D}\right)^2, 0 \leq D < 1$	$\frac{D^2}{1-D}, 0 \leq D < 1$	$\frac{D^2}{(1-D)^2}, 0 \leq D < 1$
Modo de operação	Abaixador: $D < 0,5$	Abaixador: $D < 0,5$	Abaixador: $D < 0,618$	Abaixador: $D < 0,5$ Elevador: $D > 0,5$
$V_{S(\text{max})}$	$\frac{V_i}{1-D}$	$\frac{DV_i}{(1-D)^2}$	$\frac{(1+D)V_i}{1-D}$	$\frac{DV_i}{(1-D)^2}$
Interruptores	1	1	1	1
Diodos	3	4	4	4
Indutores	2	3	3	4
Capacitores	2	3	3	4
Corrente de entrada	Pulsante	Não pulsante	Não pulsante	Não pulsante
Corrente no estágio de saída	Pulsante	Pulsante	Não pulsante	Não pulsante
Circuito isolado de acionamento	Não	Sim	Sim	Não
Polaridade da tensão de saída	Positiva	Negativa	Negativa	Positiva

Tabela 2. Especificações de projeto para o conversor CC-CC SEPIC-Zeta em MCC.

Parâmetro	Valor
Tensão de entrada	$V_i=12\text{ V}$
Tensão de saída	$V_o=127\text{ V}$
Razão cíclica nominal	$D=0.7648$
Resistência de carga	$R_o=161.29\ \Omega$
Potência de saída	$P_o=100\text{ W}$
Frequência de comutação	$f_s=30\text{ kHz}$
Ondulação da corrente de pico a pico nos indutores de filtro	$\Delta I_{L1}=10\% \cdot I_{L1(\text{méd.})}$ $\Delta I_{L2}=20\% \cdot I_{L2(\text{méd.})}$ $\Delta I_{L3}=20\% \cdot I_{L3(\text{méd.})}$ $\Delta I_{L4}=20\% \cdot I_{L4(\text{méd.})}$
Ondulação da tensão de pico a pico nos capacitores de filtro	$\Delta V_{C1}=5\% \cdot V_{C1}, \Delta V_{C2}=5\% \cdot V_{C2}$ $\Delta V_{C3}=5\% \cdot V_{C3}, \Delta V_{C4}=1\% \cdot V_o$




Fig. 4 Sinal de comando do interruptor S e correntes nos indutores de filtro.




Fig. 5 Tensões nos capacitores de filtro.




Fig. 6 Corrente e tensão no interruptor S .




Fig. 7 Correntes e tensões nos diodos D_1, D_2, D_3 e D_4 .

Tabela 3. Comparação entre resultados calculados e simulados.

Parâmetro	Cálculo	Simulação
Correntes médias nos indutores	$I_{L1(\text{méd.})}=8,326\text{ A}$ $I_{L2(\text{méd.})}=2,56\text{ A}$ $I_{L3(\text{méd.})}=2,56\text{ A}$ $I_{L4(\text{méd.})}=0,787\text{ A}$	$I_{L1(\text{méd.})}=8,344\text{ A}$ $I_{L2(\text{méd.})}=2,554\text{ A}$ $I_{L3(\text{méd.})}=2,555\text{ A}$ $I_{L4(\text{méd.})}=0,782\text{ A}$
Tensões médias nos capacitores	$V_{C1(\text{méd.})}=12\text{ V}$ $V_{C2(\text{méd.})}=39,02\text{ V}$ $V_{C3(\text{méd.})}=126,88\text{ V}$ $V_{C4(\text{méd.})}=126,88\text{ V}$	$V_{C1(\text{méd.})}=11,98\text{ A}$ $V_{C2(\text{méd.})}=38,86\text{ A}$ $V_{C3(\text{méd.})}=126,23\text{ V}$ $V_{C4(\text{méd.})}=126,23\text{ V}$
Esforços de tensão e corrente em S	$I_{S1(\text{méd.})}=8,326\text{ A}$ $I_{S1(\text{ef.})}=9,52\text{ A}$ $V_{S1(\text{máx.})}=165,90\text{ V}$	$I_{S1(\text{méd.})}=8,328\text{ A}$ $I_{S1(\text{ef.})}=9,549\text{ A}$ $V_{S1(\text{máx.})}=177,07\text{ V}$
Esforços de corrente e tensão em D_1	$I_{D1(\text{méd.})}=8,326\text{ A}$ $I_{D1(\text{ef.})}=9,52\text{ A}$ $V_{D1(\text{máx.})}=-114,8\text{ V}$	$I_{D1(\text{méd.})}=8,342\text{ A}$ $I_{D1(\text{ef.})}=9,549\text{ A}$ $V_{D1(\text{máx.})}=-124,7\text{ V}$
Esforços de corrente e tensão em D_2	$I_{D2(\text{méd.})}=2,56\text{ A}$ $I_{D2(\text{ef.})}=5,279\text{ A}$ $V_{D2(\text{máx.})}=-51,02\text{ V}$	$I_{D2(\text{méd.})}=2,566\text{ A}$ $I_{D2(\text{ef.})}=5,299\text{ A}$ $V_{D2(\text{máx.})}=-52,58\text{ V}$
Esforços de corrente e tensão em D_3	$I_{D3(\text{méd.})}=-0,787\text{ A}$ $I_{D3(\text{ef.})}=1,624\text{ A}$ $V_{D3(\text{máx.})}=-165,9\text{ V}$	$I_{D3(\text{méd.})}=0,787\text{ A}$ $I_{D3(\text{ef.})}=1,627\text{ A}$ $V_{D3(\text{máx.})}=-177,4\text{ V}$
Esforços de corrente e tensão em D_4	$I_{D4(\text{méd.})}=2,56\text{ A}$ $I_{D4(\text{ef.})}=2,928\text{ A}$ $V_{D4(\text{máx.})}=0\text{ V}$	$I_{D4(\text{méd.})}=2,563\text{ A}$ $I_{D4(\text{ef.})}=2,938\text{ A}$ $V_{D4(\text{máx.})}=0\text{ V}$

5. CONCLUSÕES

Este trabalho apresentou um conversor CC-CC SEPIC-Zeta não isolado, o qual pode ser empregado em aplicações que demandam amplas taxas de conversão sem o uso de razões cíclicas extremas. A topologia requer apenas um interruptor controlado, além de drenar correntes com baixa ondulação tanto na entrada quanto na saída, em oposição ao conversor buck-boost quadrático, por exemplo.

A topologia foi estudada em detalhes operando em MCC, em termos das respectivas etapas de operação, formas de ondas teóricas e expressões matemáticas que compõem o roteiro de projeto do estágio de potência. Apesar de requerer um maior número de componentes em comparação a outros conversores integrados, ressalta-se que o conversor possui níveis reduzidos de interferência eletromagnética, dispensando o uso de filtros passa-baixa adicionais.

35th Annual Power Electronics Specialists Conference (IEEE Cat. No. 04CH37551). IEEE.

AGRADECIMENTOS

Os autores gostariam de agradecer à Pró-Reitoria de Pesquisa e Pós-Graduação (PROPE) da Universidade Federal de São João del-Rei (UFSJ) e ao Conselho Nacional de Pesquisa Científica (CNPq) pelo auxílio financeiro fornecido ao primeiro autor do trabalho. Os autores também agradecem às instituições CAPES, FAPEMIG, INERGE e UNIFEI pelo suporte fornecido.

REFERÊNCIAS

- Almeida, P. S., Soares, G. M., Pinto, D. P. & Braga, H. A. (2012) Integrated SEPIC buck-boost converter as an off-line LED driver without electrolytic capacitors, *IECON 2012-38th Annual Conference on IEEE Industrial Electronics Society*. IEEE.
- Cosetin, M. R., Bitencourt, E. A., Bolzan, T. E., Silva, M. F. d., Alonso, J. M. & Prado, R. N. d. (2014) Comparison of integrated SEPIC-Buck and SEPIC-Cuk converters as off-line dimmable LED drivers with reduced storage capacitor, *2014 16th European Conference on Power Electronics and Applications*. 26-28 Aug. 2014.
- de Andrade Tavares, D., Tofoli, F. L., Oliveira, T. M. & Ribeiro, E. R. (2021) Non-Isolated DC-DC Cuk-Buck Converter for High Step-Down Applications, *2021 14th IEEE International Conference on Industry Applications (INDUSCON)*. IEEE.
- Du, Y., Zhou, X., Bai, S., Lukic, S. & Huang, A. (2010) Review of non-isolated bi-directional DC-DC converters for plug-in hybrid electric vehicle charge station application at municipal parking decks, *2010 Twenty-Fifth Annual IEEE Applied Power Electronics Conference and Exposition (APEC)*. IEEE.
- Kumar, B. V., Singh, R. & Mahanty, R. (2016) A modified non-isolated bidirectional DC-DC converter for EV/HEV's traction drive systems, *2016 IEEE International Conference on Power Electronics, Drives and Energy Systems (PEDES)*. IEEE.
- Li, W., Lv, X., Deng, Y., Liu, J. & He, X. (2009) A review of non-isolated high step-up DC/DC converters in renewable energy applications, *2009 Twenty-Fourth Annual IEEE Applied Power Electronics Conference and Exposition*. IEEE.
- Maksimovic, D. & Cuk, S. (1991) Switching converters with wide DC conversion range. *IEEE Transactions on Power Electronics*, 6(1), 151-157.
- Wu, T.-F. & Chen, Y.-K. (2020) *Origin of Power Converters: Decoding, Synthesizing, and Modeling* John Wiley & Sons.
- Zhang, F., Peng, F. Z. & Qian, Z. (2004) Study of the multilevel converters in DC-DC applications, *2004 IEEE*