

Identificação de Falhas de Semicondutores em Circuito-aberto para Conversores Modulares Utilizando a Operação de Cancelamento por Sinal Atrasado Generalizado

Henrique F. de Souza * Alessandro L. Batschauer * Felipe J. Zimann *

* Universidade do Estado de Santa Catarina, Departamento de
Engenharia Elétrica, Núcleo de Processamento de Energia Elétrica,
SC, (e-mail: henri_fsouza@hotmail.com,
alessandro.batschauer@udesc.br, felipezimann@gmail.com).

Abstract: This paper presents an open-circuit semiconductor fault detection strategy for modular converters. It is proposed a specific technique for filtering the harmonic signals of the output voltage, with a faster identification capacity than the Fast Fourier Transform (FFT), the most used method until then. The technique proposed uses the Generalized Delayed Signal Cancellation operation (GDSC), a method capable of cancelling groups of harmonics, similar to a bandpass filter, but with a faster response.

Resumo: Este artigo apresenta uma estratégia de detecção de falhas de semicondutores em circuito-aberto para conversores modulares. Propõe-se neste trabalho uma técnica específica para filtragem dos sinais harmônicos da tensão de saída, com capacidade de identificação mais rápida que a Transformada de Fourier (*Fast Fourier Transform* - FFT), método mais utilizado até então. A técnica propõe a utilização da Operação de Cancelamento por Sinal Atrasado Generalizado (*Generalized Delayed Signal Cancellation* - GDSC), método capaz de cancelar grupos de harmônicos, similar a um filtro passa banda com resposta mais rápida.

Keywords: GDSC; Fault Identification; Modular Converters

Palavras-chaves: GDSC; Identificação de Falhas; Conversores Modulares.

1. INTRODUÇÃO

Uma das técnicas de transmissão de maior interesse para eletrônica de potência é a de Transmissão de Corrente Contínua em Alta Tensão (HVDC – *High-Voltage Direct Current*). Esta estratégia se baseia na introdução de barramentos em corrente contínua como meio principal de transmissão de energia a longas distâncias.

Este processo apresenta diversos pontos positivos, se comparado a transmissão convencional em corrente alternada. Wang and Redfern (2010) citam alguns destes pontos, como:

- Maior capacidade de transmissão por condutor carregado, e, portanto, menor custo de implementação das linhas em comparação a sistemas de mesmo processamento de potência em corrente alternada;
- Diminuição do efeito pelicular (*skin*) e das perdas de transmissão, visto a ausência das perdas geradas por aspectos relacionados a frequência;
- Eliminação dos problemas de regulação de tensão gerado pela circulação de potência reativa;

Apesar de todos os benefícios apresentados, os sistemas de transmissão HVDC apresentam contra-pontos que devem ser levados em consideração antes de sua implementação.

Entre estas desvantagens, segundo Wang and Redfern (2010), é possível citar:

- Custo de implementação elevado da parte eletrônica;
- Introdução de harmônicos gerados pela comutação dos eletrônicos do conversor;
- Menor confiabilidade, se comparados aos sistemas de transmissão em corrente alternada tradicionais.
- Dificuldade de abertura do sistema durante faltas, situação que ocorre durante a passagem por zero em sistemas CA para amenização de arcos voltaicos.

Topologias utilizadas em aplicações de transmissão HVDC devem suportar alto processamento de potência e grandes níveis de tensão e corrente. Entre os conversores com esta capacidade, os de maior interesse para a indústria (pela facilidade de produção), são os conversores ditos como modulares (Jing and Maklakov (2018)), em especial os conversores Cascata de Pontes Completa (*Cascaded H-Bridge* - CHB) e o Conversor Modular multinível (*Modular Multilevel Converter* - MMC).

Por se tratar de um equipamento de uso essencial, os conversores dos sistemas HVDC devem apresentar estratégias de controle para mitigação/eliminação dos efeitos de uma possível falha. As falhas de semicondutores se mostram como as mais danosas para o funcionamento pleno do equipamento e são o foco de análise deste trabalho.

O principal problema atrelado a falhas de semicondutores nestes equipamentos é a de identificação do módulo danificado (Y. An and Yuan (2020)). A queima dos interruptores em curto-circuito é de fácil identificação, já que os *gate-drivers* utilizados nestes componentes possuem um sistema integrado de identificação de saturação.

Quando o interruptor é danificado em condição de circuito aberto, entretanto, esta identificação exige uma análise externa mais detalhada. O motivo disto está relacionado ao diodo em antiparalelo dos semicondutores utilizados que, na grande maioria dos casos, não é danificado, o que possibilita a continuidade de circulação de corrente pelo módulo. Esta situação é a responsável pela criação de formas de onda de tensão de saída distorcidas, onde o conversor continua operando com um dos níveis de tensão faltantes.

2. TÉCNICAS DE IDENTIFICAÇÃO DE FALHAS

A literatura aponta diversas estratégias distintas para identificação de falhas de semicondutores em circuito-aberto para os conversores modulares.

2.1 Variação da tensão do barramento CC

Conversores na topologia MMC conseguem se utilizar do reflexo da queima dos interruptores no espectro harmônico da tensão do banco de capacitores individuais de cada módulo (Ghazanfari and Mohamed, 2016; Qu et al., 2018; Kiranyaz et al., 2019; Yang et al., 2018). O tempo de identificação desta estratégia pode variar de 5 ms até 100 ms, dependendo do método utilizado. Como muitos métodos se utilizam da Transformada Rápida de Fourier (*Fast Fourier Transformer* - FFT) para fazer a leitura destes sinais, o tempo de cálculo harmônico é limitado a menor frequência do sistema, geralmente 50 ou 60 Hz. Uma das vantagens dessa metodologia, entretanto, é o aproveitamento do sensoriamento já presente nos barramentos para a utilização da técnica.

2.2 Leitura individual da tensão de saída dos módulos

Outra possível solução é a de leitura individual da tensão de saída de cada módulo. Mukherjee et al. (2016); Anand et al. (2016, 2018) apresentam estratégias similares, que fazem uma comparação direta do valor lido na saída do módulo, com o valor esperado pela modulação aplicada. Esta estratégia possui tempo de identificação que varia de 1 ms até um ciclo completo da frequência de saída, dependendo da frequência de amostragem da medição e também da frequência de comutação. Apesar de, possivelmente, muito rápida, esta estratégia exige um custo de implementação muito alto para conversores com diversos níveis, já que a tensão de saída dos módulos apresenta espectro frequencial amplo (frequência de modulação e frequência de saída) e exigiria uma medição em tensão alternada isolada e de grande banda passante.

2.3 Estratégia de modulação dedicada

A utilização de modulações específicas também contribui no desempenho da estratégia de identificação. Brando et al. (2007) apresentam uma estratégia que se utiliza de

modulação com vetores espaciais (*Space-Vector Modulation* - SVM) para diminuir o tempo de identificação para 2-3 intervalos de comutação. Esta modulação possibilita o conhecimento da tensão de saída, pela natureza da modulação, já que os conversores trabalham com controle em malha fechada de tensão de saída, o que facilita uma comparação direta da medição da tensão de saída com o valor esperado para esta. A velocidade desta técnica é, entre todas as apresentadas, a melhor posicionada. Apesar de parecer extremamente benéfica, a utilização de tal modulação também possui seus contrapontos.

A SVM é uma modulação muito utilizada para acionamento de motores elétricos, pela sua praticidade no controle de velocidade destes equipamentos, vide o conhecimento do estado atual de comutação, proporcionado pelo método.

Para conversores multiníveis de alto processamento energético, atualmente, as modulações mais utilizadas são as modulações por largura de pulso (*Pulse-Width Modulation* - PWM) com múltiplas portadoras ou a modulação com eliminação seletiva de harmônicos (*Selective Harmonic Elimination* - SHE) e suas variantes (Sinha and Nampally (2016)). A dificuldade de utilização da SVM para esta aplicação está muito relacionada a precisão da medição da tensão de saída. Esta modulação possui, intrinsecamente, diversos problemas de *spikes* durante mudanças de setor e a aparição de níveis indesejados impostos pelo tempo-morto do *gate-driver* (C. Attaianesi and Tomasso (2001)). Juntamente a alta relevância da oscilação de tensão no barramento CC, todos estes apontamentos diminuem consideravelmente a confiabilidade desta estratégia.

Este trabalho propõe uma técnica de identificação de falhas que possa ser utilizada em ambos conversores modulares previamente citados, o CHB e o MMC, e é capaz de utilizar as estratégias de modulação mais comuns. É proposta uma medição do nível CC da tensão de saída pós-falha, não sendo necessário nenhum sistema de medição adicional. O tempo de resposta da técnica é possivelmente inferior as técnicas já existentes na literatura. Para comprovação da técnica, utilizou-se uma técnica de tratamento de falhas simplificada (*bypass* do módulo danificado), não sendo este o foco deste estudo.

3. DIAGNÓSTICO DE FALHAS

Para um diagnóstico eficiente de uma falha no conversor é preciso primeiro determinar uma metodologia de análise do sistema. Define-se neste capítulo o modelo de sistema, a criação do banco de dados e a técnica de tratamento de dados utilizada.

3.1 Modelagem do sistema

A primeira etapa para criação de um sistema de detecção de falhas em conversores multiníveis é a determinação do modelo de funcionamento deste. Define-se nesta etapa as variáveis de entrada do sistema, a metodologia de análise de dados e também a maneira como o sistema atua de forma a atenuar ou corrigir o problema. A Figura 1 apresenta um diagrama de blocos do sistema completo.

Para se obter uma entrada genérica, passível de utilização com qualquer conversor/estratégia de modulação, optou-

se pela utilização dos sinais de tensão e corrente de saída como parâmetros principais (V_{out}).

A metodologia de análise de dados mais utilizada na literatura é a análise do espectro harmônico pós-falha, sendo a FFT a técnica mais comum. Os sinais de saída lidos são filtrados e alimentam um banco de dados que é capaz de determinar, via comparação, qual padrão lido se aplica a condição de falha de um determinado módulo ou até mesmo grupo de módulos (*Identificador de falhas*).

A resposta desse processo ($V_{out,harm}$) é enviada ao sistema de *by-pass* relacionado a célula danificada, acionando-o. Outros dois sistemas também são alimentados com informações do comparador: o controlador e o modulador. O controlador recebe um valor limítrofe para o índice de modulação. Este valor é responsável por, indiretamente, diminuir o número de níveis de tensão de saída. A quantidade de níveis de saída eliminados reflete proporcional e diretamente a quantidade de módulos ativos durante funcionamento pleno do equipamento. O modulador, por sua vez, recebe a indicação de qual módulo não deve mais ser comutado. Com essa informação, o modulador faz um *swap* dos pulsos de gatilho para que os módulos que ainda sejam de interesse manter ativos, não sejam os mesmos que tiveram o seu sistema de *by-pass* acionados.

A leitura do espectro harmônico e ângulo de deslocamento da corrente, apesar de essenciais para o funcionamento final do conversor, foram inicialmente desconsiderados. Isto se deve pela correlação entre o espectro harmônico gerado pós-falha estar diretamente atrelado ao fator de deslocamento. Como inicialmente optou-se por adotar o fator de deslocamento como unitário, não há necessidade de utilização desta variável. Em trabalhos futuros, após finalizada a implementação com a tensão de saída, é possível adequar o método para que este se utilize da medição do sinal de corrente também.

3.2 Determinação do padrão harmônico pós-falha

A etapa seguinte deste trabalho consiste na determinação do padrão harmônico pós-falha. Para esta tarefa, estabeleceu-se como conversor em análise um Inversor em Cascata de Ponte Completa (*Cascaded H-Bridge - CHB*) trifásico com quatro módulos por fase. Para todas as análises optou-se pela amostragem da tensão de linha U-V, alternando entre falhas nos interruptores da fase U. A identificação dos interruptores foi feita por fase (U, V e W) e por módulos em grupos de 4. Como exemplo, o interruptor G3_U se localiza no módulo 1, mais inferior




Figura 1. Diagrama de blocos simplificado do sistema de identificação de falhas proposto.




Figura 2. Esquema simplificado do braço da fase U do conversor CHB utilizado nas simulações.

da fase U enquanto o interruptor G13_W se localiza no módulo 4, fase W. A Figura 2 apresenta um esquema simplificado do braço U do conversor em análise. Os parâmetros elétricos utilizados para esta simulação foram: frequência de saída de 60 Hz; tensão de barramento de 150 V; índice de modulação 0,9 e frequência de comutação de 1500 Hz.

Para obter resultados mais completos e possibilitar uma análise mais abrangente do espectro harmônico do conversor, mediante falha, optou-se fazer-se a análise harmônica para as três modulações mais prevalentes na literatura para conversores desta natureza: a Modulação por Largura de Pulso com Deslocamento de Fase (*Phase Shift Pulse-Width Modulation - PS-PWM*), a Modulação por Largura de Pulso com Portadoras Dispostas em Fase (*Phase Disposition Pulse-Width Modulation - PD-PWM*) a Modulação com Eliminação Seletiva de Harmônicos (*Selective Harmonic Elimination - SHE*).

A Figura 3 apresenta os resultados de simulação obtidos para a análise harmônica pós-falha para falha individual de semicondutores utilizando as três modulações citadas. Compilou-se nela os resultados de simulação para modulações distintas mais utilizadas em conversores multiníveis. Optou-se pela amostragem até a 15ª harmônica apenas, pela baixa frequência de comutação aplicada, e com um rearranjo das entradas (interruptores) de forma crescente a amplitude pós-falha do nível CC.




Figura 3. Análise harmônica pós-falha para falha individual de semiconductor utilizando modulação PS-PWM (a), PD-PWM (b) e SHE (c).

Para a modulação PS-PWM as harmônicas de baixa ordem possuem valor estável, independente do interruptor em falha. Por se tratarem de harmônicas com amplitude média maior, estas são as mais interessantes para utilização como parâmetro comparativo, ao invés das harmônicas de maior ordem que possuem menor amplitude média e, portanto, demandam de sensoriamento mais preciso.

Na modulação PD-PWM, a principal característica é a grande distinção do nível CC entre as falhas. As falhas nesta modulação formam um padrão *staircase*, isto é, cada par de falhas possui um aumento gradativo do nível CC. Este padrão é indiretamente gerado pela relação das portadoras com os módulos. O funcionamento do modulador PWM trabalha de maneira comparativa, acionando um interruptor quando a referência é maior que a portadora e vice-versa. Esta lógica é replicada para cada uma das portadoras. Os sinais digitais gerados por esta comparação são enviados aos interruptores em diagonal de cada módulo do conversor. Isto faz com que cada diagonal do conversor esteja conectada a uma portadora específica. Quando uma falha ocorre em um interruptor, a portadora associada a este interruptor é excluída da comparação e, conseqüentemente, há uma perda de um dos níveis por um tempo mais significativo.

A modulação SHE apresentou resultados similares a modulação PD-PWM. Isto se dá pela correlação entre os ângulos de comutação da SHE com os módulos, similar as portadoras para a modulação PD-PWM. Por facilidade

de implementação, optou-se por utilizar a modulação PD-PWM neste trabalho, já que para utilização da modulação SHE é primeiro necessário a criação do banco de dados de ângulos de comutação.

3.3 Processamento do sinal de falha

Após criação do banco de dados com os espectros harmônicos individuais gerados pela falha de cada interruptor, é preciso determinar como será feito o tratamento do sinal obtido para que estes possam ser comparados.

A maneira mais simples e eficaz de se obter um harmônico específico de um sinal periódico genérico com frequência fundamental conhecida é utilizando-se da Transformada de Fourier Discreta (*Discrete Fourier Transform - DFT*).

Para um sinal de frequência conhecida, onde o principal interesse é o conhecimento dos coeficientes harmônicos (amplitude) é possível utilizar-se do método de correlação. Simplificadamente, é possível detectar a presença (total ou parcial) de um sinal periódico conhecido contido em outra forma de onda multiplicando o sinal base pelo sinal em análise e somando os pontos do produto resultante. Desta maneira é possível gerar uma medida de similaridade entre estes.

Apesar de extremamente eficaz e precisa, a DFT possui uma limitação atrelada ao tempo mínimo de convergência do sinal. Esta técnica toma como sinal base uma onda senoidal de frequência fundamental. Por este motivo, o tempo mínimo para que haja uma completa varredura no sinal em análise é de um período fundamental. Para sistemas em 50 Hz ou 60 Hz de frequência de saída, este valor é de 20 ms e 16,66 ms, respectivamente. O objetivo principal deste trabalho é a implementação de uma técnica que possua velocidade de detecção da amplitude harmônica de harmônicos específicos maior que a DFT.

4. A OPERAÇÃO DE CANCELAMENTO POR SINAL ATRASADO GENERALIZADO - GDSC

Neves et al. (2010) e Souza (2012) propuseram a Operação de Cancelamento por Sinal Atrasado Generalizado (*Generalized Delayed Signal Cancellation - GDSC*) como estratégia de detecção de falhas específicas em sistemas elétricos de potência e também como método de sincronização para acoplamento de conversores eletrônicos a rede elétrica.

O método consiste na adoção de vetores atrasados adicionados a um sinal original para obter o cancelamento de um conjunto de componentes harmônicos específicos, ditos família $nk + m$ onde, $k \in \mathbb{Z}$, $\{n, m\} \in \mathbb{N}$ para $n > m \geq 0$. Seu funcionamento é similar a utilização de múltiplos filtros passa banda com atenuação diferente em cada componente harmônica.

A operação $s_{\alpha\beta}$ é definida como a combinação matemática do vetor original e de vetor atrasado $s_{\alpha\beta-\theta_d}$:

$$f_{gdsc} = a (s_{\alpha\beta} + e^{j\theta_r} s_{\alpha\beta-\theta_d}), \quad (1)$$

onde, o operador complexo a , o ângulo de deslocamento θ_r e o ângulo de atraso θ_d têm valores constantes, o que

permite a manipulação da função para a definição com h harmônicas. A equação (2) apresenta esta manipulação ajustada para a característica de função de transferência, isto é, o sinal de entrada em função do sinal de saída:

$$\mathbf{f}_{gdsc}^{(h)} = \underbrace{\mathbf{a} \left(1 + e^{j(\theta_r - h\theta_d)} \right)}_{\mathbf{G}_{gdsc}^{(h)}} \mathbf{s}_{\alpha\beta}^{(h)}. \quad (2)$$

Para que haja a filtragem propriamente proposta, é necessário que o a condição de ganho nulo seja alcançada em uma frequência específica. Desta maneira, adotando $\mathbf{G}_{gdsc}(h) = 0$, obtém-se:

$$e^{j(\theta_r - h\theta_d)} = -1 \quad (3)$$

Esta igualdade é uma função polivalente com múltiplas soluções periódicas de 2π . Sua forma genérica é:

$$\theta_r - h\theta_d = \underbrace{\pm(\pi + 2\pi k)}_{\text{período}}, \quad k \in \mathbb{N} \quad (4)$$

Isolando o termo em relação a frequência h :

$$h = \underbrace{\left(\frac{\pm 2\pi}{\theta_d} \right)}_n \cdot k + \underbrace{\left(\frac{\theta_r \pm \pi}{\theta_d} \right)}_m \quad \therefore \quad h = n \cdot k + m \quad (5)$$

Por fim, o operador complexo \mathbf{a} é calculado para que a amplitude da componente harmônica específica centrada h , seja unitária:

$$\mathbf{a} \left[1 + e^{j(\theta_r - h\theta_d)} \right] = 1 \quad \therefore \quad \mathbf{a} = \frac{1}{1 + e^{j(\theta_r - h\theta_d)}} \quad (6)$$

Para a implementação da operação GDSC é necessário decompor a equação (1) em termos individuais. Aplicando a multiplicação distributiva complexa é possível chegar na forma matricial do equacionamento:

$$\begin{bmatrix} s_{\alpha T}(t) \\ s_{\beta T}(t) \end{bmatrix} = \begin{bmatrix} a_1 & -a_2 \\ a_2 & a_1 \end{bmatrix} \begin{bmatrix} s_{\alpha}(t) \\ s_{\beta}(t) \end{bmatrix} + \begin{bmatrix} b_1 & -b_2 \\ b_2 & b_1 \end{bmatrix} \begin{bmatrix} s_{\alpha}(t - t_d) \\ s_{\beta}(t - t_d) \end{bmatrix} \quad (7)$$

$$a_1 = \Re(\mathbf{a}) \quad , \quad a_2 = \Im(\mathbf{a}), \quad (8)$$

$$b_1 = \Re(\mathbf{a} \cdot e^{j\theta_r}) \quad , \quad b_2 = \Im(\mathbf{a} \cdot e^{j\theta_r}). \quad (9)$$

A Figura 4 apresenta a implementação da operação GDSC em notação escalar. Esta implementação é a mais comumente adaptada para utilização em resultados de simulação e experimentais, já que se trata apenas de multiplicações e somas de sinais. Como referência, Zimann (2020) e Zimann et al. (2019) apresentam um equacionamento mais detalhado e também a adaptação das equações para utilização em aplicações de tempo discreto.

4.1 GDSC como filtro harmônico

Para o espectro harmônico analisado, determinou-se que a maneira mais simples de obtenção da condição de falha de

cada módulo é através da filtragem do nível CC da forma de onda de tensão pós-falha, vide a facilidade de filtrar tal sinal e a sua discrepância de amplitude entre diferentes falhas. Através de múltiplas operações GDSC é possível implementar um filtro passa-baixas com frequência de corte alta o suficiente para não atrasar o transitório de leitura deste nível CC.

Vale salientar que para obtenção da amplitude das demais harmônicas do sistema, alguma estratégia de filtragem extra seria necessária, já que a característica alternada do sinal pós operação GDSC não permitiria a simples utilização de um filtro passa-baixas. Para esta situação é possível utilizar-se de um detector de envoltória, alguma estratégia de cálculo do valor eficaz ou até mesmo a aplicação de uma DFT do sinal filtrado. Qualquer que seja a segunda opção de filtragem escolhida, o aumento do tempo de detecção ficará comprometido e deve ser levado em consideração quando implementado.

A Tabela 1 apresenta os parâmetros calculados para as operações GDSC. Nota-se que todos os termos provenientes do vetor \mathbf{a} possuem o mesmo valor. Isso se dá pela característica de centralização em zero do ganho unitário das operações, o que exige o cancelamento simultâneo e individual das harmônicas de sequência positiva e negativa. Em cada operação GDSC aumenta-se a frequência mínima (fundamental) para um valor novo. Determinou-se a frequência de corte dos filtros passa-baixas de cada operação GDSC como sendo dez vezes menor do que esta nova frequência.

4.2 Resultados de Simulação

A Figura 5 apresenta as formas de onda de tensão de saída pós-operações GDSC antes e depois da passagem pelos filtros passa-baixas. Para todos os testes apresentados, optou-se pela amostragem da tensão de linha UV após a falha do interruptor G1_U. A indicação a - e de cada forma




Figura 4. Implementação da operação GDSC em notação escalar para utilização em *software* de simulação.

Tabela 1. Parâmetros calculados para as operações GDSC.

Operação	$nk + m$	θ_r	a_1	a_2	b_1	b_2
GDSC a	$2k + 1$	180°	0,5	0	0,5	0
GDSC b	$4k + 2$	90°	0,5	0	0,5	0
GDSC c	$8k + 4$	45°	0,5	0	0,5	0
GDSC d	$16k + 8$	$22,5^\circ$	0,5	0	0,5	0
GDSC e	$32k + 16$	$11,25^\circ$	0,5	0	0,5	0




Figura 5. Forma de onda de tensão de saída filtrada pela operação GDSC sem (a) e com (b) implementação do FPB.

de onda indica o nível de filtragem, sendo, por exemplo, GDSC.a o sinal após uma operação GDSC apenas e o sinal GDSC.e após todas as operações.

A determinação da quantidade de operações GDSC cascateadas foi feita prezando uma melhor relação entre o tempo de estabilização do sinal pós-falha e também de uma menor ondulação do sinal após estabilização. Enquanto uma menor ondulação do sinal após estabilização poderia ser obtida com a implementação de uma operação GDSC adicional, o tempo para estabilização do sinal teria um aumento de mais de 15%. Desta maneira, fixou-se como cinco o número de operações necessárias.

O diagrama de blocos da Figura 6 apresenta o processo aplicado para identificação das falhas. A tensão de saída do conversor passa por uma transformação $\alpha\beta$ e é então filtrada pelos blocos GDSCs. O sinal filtrado volta para o eixo de coordenadas abc e é então aplicado ao FPB. Este último sinal alimenta o comparador, que possui em sua memória o banco de dados de todas as falhas. Através de um sistema de histerese este comparador consegue determinar qual módulo entrou em falha, repassando esta informação ao modulador juntamente a um novo valor limite para o índice de modulação. O modulador finalmente aciona o *bypass* do módulo em falha e faz a alternância dos pulsos de gatilho.




Figura 6. Diagrama de blocos detalhado do sistema de identificação de falhas proposto.




Figura 7. Resultados de simulação para falha do interruptor G16_U. (a) Forma de onda de tensão de linha UV. (b) Sinal pós filtragem GDSC+FPB. (c) Tensão de saída do módulo 4.

Pela Figura 7 é possível ver a eficiência da estratégia proposta. Em (b) é possível visualizar o tempo de estabilização do sinal até a completa identificação do módulo em falha: aproximadamente 6,5 ms. Em (c) nota-se a queda da tensão de saída do módulo, após a falha, com a mesma estabilizando em zero após completo o *bypass* do mesmo. Na forma de onda de tensão de linha UV apresentada em (a), vê-se um índice de modulação maior pré-falha, com um nível CC presente durante o estágio de detecção da falha. Pós-falha o índice de modulação é limitado em 0,75, vide a eliminação do funcionamento de um dos módulos.

Como parâmetro de comparação, optou-se pela apresentação dos resultados de simulação da mesma falha com utilização da DFT como metodologia de identificação. Esses resultados são mostrados na Figura 8. Apesar do tempo de estabilização do sinal acontecer muito tempo antes do sistema atuar (b), a utilização da DFT fixa o tempo de atuação para um período completo da frequência fundamental do sinal, já que este valor depende do espectro harmônico da falha. Como exemplo, o tempo de estabilização pós-correção é de aproximadamente um período completo da fundamental. Por esta limitação da DFT, o tempo de identificação acaba sendo 272% mais lento que o método proposto.




Figura 8. Resultados de simulação para falha do interruptor G16.U. (a) Forma de onda de tensão de linha UV. (b) Medição do nível CC feita via DFT. (c) Tensão de saída do módulo 4.

A replicação do teste para outros interruptores, entretanto, mostrou uma complicação não prevista. Após a falha, durante o tempo de estabilização da medição do nível CC, um valor estável intermediário é atingido, conforme visualizado na Figura 9 (b).

Esta situação ocorre porque no instante em que a falha ocorreu, o interruptor danificado estava ativo um percentual de tempo diretamente proporcional ao nível CC intermediário visualizado. Desta maneira, o tempo de estabilização final do sinal possui uma dependência do instante em que a falha ocorreu, sendo este fator ainda mais significativo para os módulos indexados as portadoras mais próximas ao nível CC do sinal modulante, já que estes possuem um maior tempo ativo durante o período.

Como solução provisória para esta situação, optou-se por adotar um atraso de atuação na correção de falhas. Desta maneira, para o módulo em questão, o tempo de atuação após o início da falha foi de aproximadamente 26,9ms, valor quase que o dobro do necessário do que se utilizada a estratégia de medição do nível CC com DFT.




Figura 9. Resultados de simulação para falha do interruptor G5.U. (a) Forma de onda de tensão de linha UV. (b) Sinal pós filtragem GDSC+FPB. (c) Tensão de saída do módulo 2.

5. CONCLUSÃO

Este trabalho apresentou um método de identificação de falhas de semicondutores em circuito aberto para conversores multiníveis. Como metodologia de identificação, propôs-se a utilização de múltiplos filtros GDSC + FPB aplicados ao sinal de tensão de linha de saída do conversor, obtendo-se assim o nível CC do mesmo. Este sinal filtrado é comparado a um banco de dados pré-calculado e através de um comparador com histerese é possível determinar o módulo em falha e corrigir o problema.

Os resultados de simulação obtidos mostraram que a metodologia de identificação de falhas propostas possui capacidade de detecção com velocidade muito superior aos métodos mais utilizados pela literatura. O tempo médio de identificação de falhas para a técnica proposta neste artigo foi de 14,4ms, 13% mais rápido que a médio dos sistemas baseados em DFT. Este valor foi obtido através da média de tempo de identificação para falhas em todos os interruptores e com falhas em cinco situações relacionadas ao ângulo de tensão de fase: 0°, 45° 90°, 135° e 180°.

Medições adicionais estão sendo estudadas para suprimir a deficiência do método quanto aos níveis CCs intermediários gerados durante a medição da tensão de saída pós-

falha. Desta maneira, seria possível prezar pela velocidade de identificação do método sem comprometer sua eficácia.

REFERÊNCIAS

- Anand, A., Akhil, V.B., Raj, N., Jagadanand, G., and George, S. (2018). An open switch fault detection strategy using mean voltage prediction for cascaded h-bridge multilevel inverters. In *2018 IEEE International Conference on Power Electronics, Drives and Energy Systems (PEDES)*, 1–5. doi:10.1109/PEDES.2018.8707768.
- Anand, A., Raj, N., George, S., and G, J. (2016). Open switch fault detection in cascaded h-bridge multilevel inverter using normalised mean voltages. In *2016 IEEE 6th International Conference on Power Systems (ICPS)*, 1–6. doi:10.1109/ICPES.2016.7584128.
- Brando, G., Dannier, A., Del Pizzo, A., and Rizzo, R. (2007). Quick identification technique of fault conditions in cascaded h-bridge multilevel converters. In *2007 International Aegean Conference on Electrical Machines and Power Electronics*, 491–497. doi:10.1109/ACEMP.2007.4510549.
- C. Attaianesi, D.C. and Tomasso, G. (2001). A low cost digital svm modulator with dead time compensation. In *IEEE 32nd Annual Power Electronics Specialists Conference (IEEE Cat. No.01CH37230)*, 158–163. doi:10.1109/PESC.2001.954012.
- Ghazanfari, A. and Mohamed, Y.A.R.I. (2016). A resilient framework for fault-tolerant operation of modular multilevel converters. *IEEE Transactions on Industrial Electronics*, 63(5), 2669–2678. doi:10.1109/TIE.2016.2516968.
- Jing, T. and Maklakov, A.S. (2018). A review of voltage source converters for energy applications. In *International Ural Conference on Green Energy (UralCon)*, 275–281. doi:10.1109/URALCON.2018.8544364.
- Kiranyaz, S., Gastli, A., Ben-Brahim, L., Al-Emadi, N., and Gabbouj, M. (2019). Real-time fault detection and identification for mmc using 1-d convolutional neural networks. *IEEE Transactions on Industrial Electronics*, 66(11), 8760–8771. doi:10.1109/TIE.2018.2833045.
- Mukherjee, S., Zagrodnik, M.A., and Wang, P. (2016). Fast fault detection of open power switch in cascaded h-bridge multilevel inverters. In *2016 IEEE Transportation Electrification Conference and Expo (ITEC)*, 1–5. doi:10.1109/ITEC.2016.7547193.
- Neves, F.A.S., Cavalcanti, M.C., de Souza, H.E.P., Bradaschia, F., Bueno, E.J., and Rizo, M. (2010). A generalized delayed signal cancellation method for detecting fundamental-frequency positive-sequence three-phase signals. *IEEE Transactions on Power Delivery*, 25(3), 1816–1825. doi:10.1109/TPWRD.2010.2044196.
- Qu, X., Duan, B., Yin, Q., Shen, M., and Yan, Y. (2018). Deep convolution neural network based fault detection and identification for modular multilevel converters. In *2018 IEEE Power Energy Society General Meeting (PESGM)*, 1–5. doi:10.1109/PESGM.2018.8586661.
- Sinha, Y. and Nampally, A. (2016). Modular multilevel converter modulation using fundamental switching selective harmonic elimination method. In *IEEE International Conference on Renewable Energy Research and Applications (ICRERA)*, 736–741. doi:10.1109/ICRERA.2016.7884431.
- Souza, H.E.P. (2012). *Uma abordagem vetorial para detecção em tempo real de componentes harmônicas de sequência positiva e negativa em sinais trifásicos*. Tese, Universidade Federal de Pernambuco.
- Wang, H. and Redfern, M. (2010). The advantages and disadvantages of using hvdc to interconnect ac networks. In *45th International Universities Power Engineering Conference UPEC2010*, 1–5.
- Y. An, X.S. and Yuan, Q. (2020). IGBT open circuit fault diagnosis method for a modular multilevel converter based on pnn-md. In *4th International Conference on HVDC*, 911–916. doi:10.1109/HVDC50696.2020.9292805.
- Yang, S., Tang, Y., and Wang, P. (2018). Seamless fault-tolerant operation of a modular multilevel converter with switch open-circuit fault diagnosis in a distributed control architecture. *IEEE Transactions on Power Electronics*, 33(8), 7058–7070. doi:10.1109/TPEL.2017.2756849.
- Zimann, F.J., Neto, R.C., Neves, F.A.S., de Souza, H.E.P., Batschauer, A.L., and Rech, C. (2019). A complex repetitive controller based on the generalized delayed signal cancellation method. *IEEE Transactions on Industrial Electronics*, 66(4), 2857–2867. doi:10.1109/TIE.2018.2847661.
- Zimann, F.J. (2020). *Controlador Repetitivo Complexo-Vetorial Baseado no Método de Cancelamento por Sinal Atrasado Generalizado*. Tese, Universidade do Estado de Santa Catarina.